

SULIT



BAHAGIAN PEPERIKSAAN DAN PENILAIAN
JABATAN PENDIDIKAN POLITEKNIK
KEMENTERIAN PENDIDIKAN TINGGI

JABATAN KEJURUTERAAN ELEKTRIK

PEPERIKSAAN AKHIR
SESI JUN 2016

DEA2034 : DIGITAL PRINCIPLE

TARIKH : 23 OKTOBER 2016
TEMPOH : 2.30 PM – 4.30 PM (2 JAM)

Kertas ini mengandungi DUA BELAS (12) halaman bercetak.

Bahagian A: Objektif (10 soalan)

Bahagian B: Struktur (4 soalan)

Bahagian C: Esei (2 soalan)

Dokumen sokongan yang disertakan : ASCII CODE table.

JANGAN BUKA KERTAS SOALANINI SEHINGGA DIARAHKAN

(CLO yang tertera hanya sebagai rujukan)

SULIT

SECTION A: 10 MARKS**BAHAGIAN A: 10 MARKAH****INSTRUCTION:**

This section consists of TEN (10) objective questions. Mark your answers in the OMR form provided.

ARAHAH:

Bahagian ini mengandungi SEPULUH (10) soalan objektif. Tandakan jawapan anda di dalam borang OMR yang disediakan.

CLO1
C1

1. Convert $4A3_{16}$ to Binary base.

Tukar $4A3_{16}$ kepada asas perduaan.

- | | |
|------------------------------|------------------------------|
| A. 1010100010 ₂ | C. 10010100011 ₂ |
| B. 100010100011 ₂ | D. 001010100011 ₂ |

CLO1
C2

2. Calculate the conversion 757_8 Octal to its Binary equivalent.

Kirakan pertukaran 757_8 asas perlapanan kepada nilai asas perduaan yang setara

- | | |
|---------------------------|---------------------------|
| A. 111011111 ₂ | C. 101111101 ₂ |
| B. 111101111 ₂ | D. 111001111 ₂ |

CLO1
C2


3. Table A1 shows the truth table of a logic gate. Identify the output for P, Q, R and S when OR gate is used?

Jadual A1 menunjukkan jadual kebenaran bagi get logik. Kenal pasti keluaran bagi P, Q, R, dan S apabila get yang yang digunakan adalah get ATAU.

Table A1/ Jadual A1

Input		OUTPUT
A	B	
0	0	P
0	1	Q
1	0	R
1	1	S

- | | |
|-----------------------|-----------------------|
| A. P=0, Q=1, R=0, S=1 | C. P=0, Q=0, R=0, S=1 |
| B. P=0, Q=1, R=1, S=1 | D. P=0, Q=1, R=0, S=0 |

	SULIT	DEA 2034: DIGITAL PRINCIPLE	SULIT	DEA 2034: DIGITAL PRINCIPLE
CLO1 C3	4. Interpret type of the logic gate as shown in Figure A1. <i>Terjemahkan jenis get logic yang ditunjukkan dalam gambarajah A1.</i>		CLO2 C2	7. Determine the function of Demultiplexers <i>Tentukan fungsi bagi Demultiplexers.</i>
	Figure A1/Gambarajah A1			A. Decimal to Hexadecimal <i>Asas sepuluh ke asas enambelas</i> B. Single input to Multiple output <i>Satu keluaran ke berbilang keluaran</i> C. AC to DC <i>AC ke DC</i> D. Odd parity to even parity <i>Kesetaraan genap kepada kesetaraan ganjil.</i>
CLO1 C2	5. Determine which of the following statement is TRUE about D flip-flop. <i>Tentukan manakah yang BENAR mengenai flip-flop D bagi kenyataan dibawah.</i>	A. The output toggles if one of the input HIGH. <i>Keluaran togol jika satu masukan adalah TINGGI</i> B. Only one of the inputs can be HIGH at a time. <i>Hanya satu masukan TINGGI pada satu masa.</i> C. The output toggle to the input <i>Keluaran togol kepada masukan.</i> D. The output follows to the input <i>Keluaran mengikut masukan</i>	CLO2 C2	8. Identify the outputs required for a 3 to 8 line decoder. <i>Kenalpasti bilangan keluaran yang diperlukan oleh penyahkod jenis 3 ke 8 sebaris ?</i>
CLO2 C1	6. When both inputs of a J-K pulse-triggered Flip-Flops are HIGH and the clock cycles is given, identify the output. <i>Apabila kedua-dua masukan J-K Flip-flop picuan denyutan adalah TINGGI dan diberikan kitaran pemasa, kenalpasti keluarannya.</i>	A. Invalid <i>Tidak sah</i> B. Not Change <i>Tidak berubah</i> C. Remains Unchanged <i>kekal tidak berubah</i> D. Toggle <i>togol</i>	CLO2 C3	9. An 8 MHz clock frequency is applied to asynchronous counter consisting of 5 bit. Calculate the lowest output frequency. <i>Sebuah pembilang tidak segerak 5 bit dikenakan dengan frekuensi jam 8MHz. Kirakan nilai freuensi terendah.</i>

CLO2
C2

10. The bit sequence 0010 is serially entered (right-most bit first) into a 4-bit parallel out shift register that is initially clear. Determine the Q output after two clock pulses.

Satu aturan bit 0010 dimasukkan secara sesiri (bit terkanan dahulu) ke dalam 4 bit “sdaftar anjakan” keluaran selari dengan keadaan asalnya adalah kosong. Tentukan hasil keluaran Q selepas 2 denyut jam.

- A. 0000
- B. 1000
- C. 0010
- D. 1111

SECTION B: 60 MARKS**BAHAGIAN B: 60 MARKAH****INSTRUCTION:**

This section consists of **FOUR (4)** structured questions. Answer **ALL** questions.

ARAHAN:

*Bahagian ini mengandungi **EMPAT (4)** soalan berstruktur. Jawab semua soalan.*

QUESTION 1**SOALAN 1**CLO1
C1

- (a) State the numbers below:

Nyatakan nombor dibawah:

Octal 724_8 to its Binary equivalent. [3 marks]

Octal 724_8 kepada asas perduaan yang setara. [3 markah]

CLO1
C2

- (b) i. Convert the following message in ASCII code using the HEX representation (refer to Appendix 1):

Tukarkan mesej ASCII kod berikut ke dalam bentuk HEX (rujuk Lampiran 1):

[2 marks]

[2 markah]

COST = \$72

- ii. Convert the following BCD number 0001 1000 0001 to its binary equivalent.

Tukarkan nombor BCD berikut 0001 1000 0001 kepada nilai asas perduaan yang setara.

[3 marks]

[3 markah]

SULIT		DEA 2034: DIGITAL PRINCIPLE	SULIT	DEA 2034: DIGITAL PRINCIPLE
CLO1 C3	(c) Convert the numbers below to the BCD 8421 Codes: <i>Tukarkan nombor di bawah kedalam bentuk kod BCD 8421.</i>		QUESTION 3 SOALAN 3	
	i. 45_{10} [2 marks] [2 markah]		CLO2 C1	(a) Define the functions: <i>Takrifkan fungsi :</i>
	ii. 637_8 [5 marks] [5 markah]			i. Encoder <i>Pengekod</i> ii. Decoder <i>Penyahkod</i> [3 marks] [3 markah]
	QUESTION 2 SOALAN 2			
CLO1 C1	(a) Draw a Logic symbol and construct the truth table for the two-input NOR Gate. <i>Lukiskan simbol logik dan binakan jadual kebenaran untuk get TIDAK ATAU.</i>	[3 marks] [3 markah]	CLO2 C2	(b) Given the output, S for 2 to 4 Decoder (Active High) as follows: <i>Diberi keluaran, S untuk Penyahkod 2 ke 4 (aktif Tinggi) seperti berikut:</i>
				$S_0 = \overline{AB}, S_1 = \overline{A}\overline{B}, S_2 = A\overline{B}, S_3 = AB$
				Develop the truth table for Decoder output given. <i>Binakan jadual kebenaran untuk keluaran Penyahkod yang diberi.</i> [5 marks] [5 markah]
CLO2 C2	(b) Construct a Logic Circuit for the following Boolean expressions. [5 marks] <i>Binakan litar logic dari persamaan Boolean berikut.</i>	[5 markah]		
	$M = (A B + C) DE$			
CLO2 C3	(c) Simplify the following problem using the Karnaugh Maps (K-maps) <i>Permudahkan permasalahan berikut menggunakan Peta Karnaugh (Peta-K).</i>	[7 marks] [7 markah]	CLO2 C3	(c) From question 3(b) sketch the internal circuit logic diagram for 2 to 4 Decoder (Active High). <i>Dari soalan 3(b), lakarkan sambungan litar dalaman untuk Penyahkod 2 ke 4 (Aktif Tinggi).</i> [7 marks] [7 markah]
	$Z = \overline{ABC} + \overline{ABC} + \overline{AB}\overline{C} + A\overline{BC} + ABC + A\overline{BC}$			

QUESTION 4**SOALAN 4**

- CLO2
C1 (a) Indicate the number of flip-flop used to construct Synchronous Counter for these MOD:

Tentukan bilangan flip-flop yang digunakan untuk membina pembilang segerak bagi MOD berikut:

- i. MOD 32
- ii. MOD 60
- iii. MOD 128

[3 marks]

[3 markah]

- CLO2
C2 (b) A 4-bit binary up counter has an input clock frequency of 20 kHz. Determine the frequency of the most significant bit.

Pembilang menaik 4 bit asas perduaan mempunyai masukan jam frekuensi 20 kHz. Tentukan frekuensi bagi bit bererti

[5 marks]

[5 markah]

- CLO2
C3 (c) i. Define Shift Register [3 marks]

Takrifkan Daftar Anjakan.

[3 markah]

- ii. List TWO (2) advantages of Parallel In Parallel Out Shift Register, compared to Serial In Serial Out Shift Register.

Senaraikan DUA (2) kelebihan daftar Anjakan Masukan Selari Keluaran Selari berbanding Masukan Sesiri dan Keluaran Sesiri.

[4 marks]

[4 markah]

SECTION C: 30 MARKS**BAHAGIAN C: 30 MARKAH****INSTRUCTION:**

This section consists of TWO (2) essay questions. Answer ALL questions.

ARAHAN:

Bahagian ini mengandungi DUA (2) soalan eseai. Jawab SEMUA soalan.

QUESTION 1
SOALAN 1

CLO2
C3 Given the Output, Y for Octal to Binary Encoder as follows:

Diberi keluaran, Y untuk Pengekod asas perlapanan ke asas perduaan seperti berikut:

$$Y_0 = I_1 + I_3 + I_5 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

- i. Construct the truth table for Octal to Binary Encoder based on the output given.
- Binakan jadual kebenaran untuk Pengekod asas perlapanan ke asas perduaan berpandukan keluaran yang diberi.*
- ii. Sketch the internal circuit for Octal to Binary Encoder (8 to 3 Encoder).

Lakarkan sambungan litar dalaman untuk Pengekod asas perlapanan ke asas perduaan (Pengekod 8 ke 3).

[15 marks]

[15 markah]

QUESTION 2
SOALAN 2
CLO2
C3

Construct a synchronous counter to produce the following random number sequence by using JK flip-flops a positive edge-triggered.

Binakan pembilang segerak yang boleh mengira nombor secara rawak di bawah dengan menggunakan flip-flop JK picuan pinggir positif.

1, 4, 5, 7, 1

Note: Design must include state diagram, next-state table, flip-flop transition table, Karnaugh Maps, logic expressions for flip-flop inputs and counter implementation.

Note: Rekaan mestilah mengandungi gambarajah penyataan, jadual keadaan kemudian, jadual perubahan flip-flop, peta Karnaugh, persamaan logik untuk masukan flip-flop dan penggunaan pembilang.

[15 marks]
[15 markah]

SOALAN TAMAT
APPENDIX 1 (LAMPIRAN 1).
ASCII CODE TABLE

Dec	Hx	Oct	Char	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr
0	0	000	NUL (null)	32	20	040	 	Space	64	40	100	@	 	96	60	140	`	~
1	1	001	SOH (start of heading)	33	21	041	!	!	65	41	101	A	A	97	61	141	a	a
2	2	002	STX (start of text)	34	22	042	"	"	66	42	102	B	B	98	62	142	b	b
3	3	003	ETX (end of text)	35	23	043	#	#	67	43	103	C	C	99	63	143	c	c
4	4	004	EOT (end of transmission)	36	24	044	$	\$	68	44	104	D	D	100	64	144	d	d
5	5	005	ENQ (enquiry)	37	25	045	%	%	69	45	105	E	E	101	65	145	e	e
6	6	006	ACK (acknowledge)	38	26	046	&	@	70	46	106	F	F	102	66	146	f	f
7	7	007	BEL (bell)	39	27	047	'	'	71	47	107	G	G	103	67	147	g	g
8	8	010	BS (backspace)	40	28	050	((72	48	110	H	H	104	68	150	h	h
9	9	011	TAB (horizontal tab)	41	29	051))	73	49	111	I	I	105	69	151	i	i
10	A	012	LF (NL line feed, new line)	42	2A	052	*	*	74	4A	112	J	J	106	6A	152	j	j
11	B	013	VT (vertical tab)	43	2B	053	+	+	75	4B	113	K	K	107	6B	153	k	k
12	C	014	FF (NP form feed, new page)	44	2C	054	,	,	76	4C	114	L	L	108	6C	154	l	l
13	D	015	CR (carriage return)	45	2D	055	-	-	77	4D	115	M	M	109	6D	155	m	m
14	E	016	SO (shift out)	46	2E	056	.	.	78	4E	116	N	N	110	6E	156	n	n
15	F	017	SI (shift in)	47	2F	057	/	/	79	4F	117	O	O	111	6F	157	o	o
16	10	020	DLE (data link escape)	48	30	060	0	0	80	50	120	P	P	112	70	160	p	p
17	11	021	DC1 (device control 1)	49	31	061	1	1	81	51	121	Q	Q	113	71	161	q	q
18	12	022	DC2 (device control 2)	50	32	062	2	2	82	52	122	R	R	114	72	162	r	r
19	13	023	DC3 (device control 3)	51	33	063	3	3	83	53	123	S	S	115	73	163	s	s
20	14	024	DC4 (device control 4)	52	34	064	4	4	84	54	124	T	T	116	74	164	t	t
21	15	025	NAK (negative acknowledge)	53	35	065	5	5	85	55	125	U	U	117	75	165	u	u
22	16	026	SYN (synchronous idle)	54	36	066	6	6	86	56	126	V	V	118	76	166	v	v
23	17	027	ETB (end of trans. block)	55	37	067	7	7	87	57	127	W	W	119	77	167	w	w
24	18	030	CAN (cancel)	56	38	070	8	8	88	58	130	X	X	120	78	170	x	x
25	19	031	EM (end of medium)	57	39	071	9	9	89	59	131	Y	Y	121	79	171	y	y
26	1A	032	SUB (substitute)	58	3A	072	:	:	90	5A	132	Z	Z	122	7A	172	z	z
27	1B	033	ESC (escape)	59	3B	073	;	:	91	5B	133	[[123	7B	173	{	{
28	1C	034	FS (file separator)	60	3C	074	<	<	92	5C	134	\	\	124	7C	174	|	
29	1D	035	GS (group separator)	61	3D	075	=	=	93	5D	135]]	125	7D	175	}	}
30	1E	036	RS (record separator)	62	3E	076	>	>	94	5E	136	^	X	126	7E	176	~	~
31	1F	037	US (unit separator)	63	3F	077	?	?	95	5F	137	_	DEL	127	7F	177		

SOALAN TAMAT