

SULIT



**BAHAGIAN PEPERIKSAAN DAN PENILAIAN
JABATAN PENDIDIKAN POLITEKNIK DAN KOLEJ KOMUNITI
KEMENTERIAN PENGAJIAN TINGGI**

JABATAN KEJURUTERAAN ELEKTRIK

**PENILAIAN ALTERNATIF BERIKUTAN
PELAKSANAAN PERINTAH KAWALAN BERSYARAT**

SESI JUN 2020

DEE 20033 : DIGITAL ELECTRONICS

NAMA PENYELARAS KURSUS : SITI HAJAR BINTI ABDUL HAMID

KAEDAH PENILAIAN : PEPERIKSAAN ONLINE

JENIS PENILAIAN : ESEI (2 SOALAN)

TARIKH PENILAIAN : 25 JANUARI 2021

TEMPOH PENILAIAN : 1 JAM

LARANGAN TERHADAP PLAGIARISM (AKTA 174)

PELAJAR TIDAK BOLEH MEMPLAGIAT APA-APA IDEA, PENULISAN, DATA ATAU CIPTAAN ORANG LAIN. PLAGIAT ADALAH SALAH SATU PENYELEWENGAN AKADEMIK. SEKIRANYA PELAJAR DIBUKTIKAN MELAKUKAN PLAGIARISM, PENILAIAN BAGI KURSUS BERKENaan AKAN DIMANSUHKAN DAN DIBERI GRED F DENGAN NILAI MATA 0.

(RUJUK BUKU ARAHAN-ARAHAN PEPERIKSAAN DAN KAEDAH PENILAIAN (Diploma) EDISI 6, JUN 2019, KLAUSA 17.3)

SECTION A : 50 MARKS
BAHAGIAN A : 50 MARKAH

INSTRUCTION:

This section consists of **TWO (2)** essay questions. Answer **ALL** questions.

ARAHAN:

*Bahagian ini mengandungi **DUA (2)** soalan esei. Jawab **SEMUA** soalan.*

QUESTION 1**SOALAN 1**

CLO1 **Figure 1** shows four logic-signal lines A, B, C, D to represent a 4-bit binary number with A as the MSB (Most Significant bit) and D as the LSB (Least Significant bit). The binary inputs are fed to a logic circuit that will produce a **HIGH** output only when **three or more** of the inputs are high. Use Karnaugh Map method to simplify the Boolean expression, show the term for each case where the output is logic 1 and draw the logic circuit.

*Merujuk kepada **Rajah 1** di bawah, di mana empat baris logik isyarat A, B, C, D yang digunakan untuk mewakili nombor perduaan 4-bit dengan A sebagai MSB (Bit Paling Besar) dan D sebagai LSB (Bit Paling Kecil). Input binari dikenakan kepada litar logik yang akan menghasilkan keluaran **TINGGI** hanya apabila **tiga atau lebih** input adalah tinggi. Gunakan kaedah Peta Karnaugh untuk memudahkan ungkapan Boolean, tunjukkan persamaan Boolean bagi setiap kes dimana keluaran adalah logik 1 dan lukiskan litar logik.*




Figure 1 / **Rajah 1**

[25 marks]

[25 markah]

QUESTION 2
SOALAN 2

- CLO1 C3 Construct a synchronous up counter circuit by using JK flip-flop that will count the number from 7, 1, 4, 0, 5. The drawing of your design must include with the state diagram, excitation table, simplified Boolean equation using Karnaugh Map and logic circuit.

Rekakan pembilang litar segerak ke atas dengan menggunakan flip-flop JK yang akan mengira nombor daripada 7, 1, 4, 0, 5. Reka bentuk litar anda mestilah disertakan dengan rajah keadaan, Jadual Ujaan, Persamaan Boolean yang telah diringkaskan dengan menggunakan Peta Karnaugh dan litar logik.

[25 marks]

[25 markah]

SOALAN TAMAT